Timing Report

Need help reading this report?

Design Name Freq
Device, Speed (SpeedFile Version) XC2C256, -6 (14.0 Advance Product Specification)
Date Created Fri Aug 14 22:39:46 2009
Created By Timing Report Generator: version J.36
Copyright Copyright (c) 1995-2007 Xilinx, Inc. All rights reserved.

Summary

Notes and Warnings
Note: This design contains no timing constraints.
Note: A default set of constraints using a delay of 0.000ns will be used for analysis.
Possible asynchronous logic: Clock pin 'RangeKeyStatus.CLKF' has multiple original clock nets 'RangeKInstance/ShRegister<3>_MC.Q' 'RangeKInstance/ShRegister<2>_MC.Q' 'RangeKInstance/ShRegister<1>_MC.Q' 'RangeKInstance/ShRegister<0>_MC.Q'.
Possible asynchronous logic: Clock pin 'GoKeyStatus.CLKF' has multiple original clock nets 'GoKInstance/ShRegister<3>_MC.Q' 'GoKInstance/ShRegister<2>_MC.Q' 'GoKInstance/ShRegister<1>_MC.Q' 'GoKInstance/ShRegister<0>_MC.Q'.

Performance Summary
Min. Clock Period 12.000 ns.
Max. Clock Frequency (fSYSTEM) 83.333 MHz.
Limited by Clock Pulse Width for RangeKInstance/ShRegister<3>_MC.Q
Clock to Setup (tCYC) 5.000 ns.
Setup to Clock at the Pad (tSU) 2.700 ns.
Clock Pad to Output Pad Delay (tCO) 17.500 ns.

Timing Constraints

Constraint Name Requirement (ns) Delay (ns) Paths Paths Failing
TS1000 0.0 0.0 0 0
TS1001 0.0 0.0 0 0
TS1002 0.0 0.0 0 0
TS1003 0.0 0.0 0 0
TS1004 0.0 0.0 0 0
TS1005 0.0 0.0 0 0
TS1006 0.0 0.0 0 0
TS1007 0.0 0.0 0 0
TS1008 0.0 0.0 0 0
TS1009 0.0 0.0 0 0
TS1010 0.0 0.0 0 0
TS1011 0.0 0.0 0 0
TS1012 0.0 0.0 0 0
TS1013 0.0 0.0 0 0
AUTO_TS_F2F 0.0 5.0 559 559
AUTO_TS_P2P 0.0 17.5 13 13
AUTO_TS_P2F 0.0 5.1 6 6
AUTO_TS_F2P 0.0 8.7 201 201


Constraint: TS1000

Description: PERIOD:PERIOD_FInp:0.000 nS
Path Requirement (ns) Delay (ns) Slack (ns)


Constraint: TS1001

Description: PERIOD:PERIOD_RangeKInstance/ShRegister<3>_MC.Q:0.000 nS
Path Requirement (ns) Delay (ns) Slack (ns)


Constraint: TS1002

Description: PERIOD:PERIOD_RangeKInstance/ShRegister<2>_MC.Q:0.000 nS
Path Requirement (ns) Delay (ns) Slack (ns)


Constraint: TS1003

Description: PERIOD:PERIOD_RangeKInstance/ShRegister<1>_MC.Q:0.000 nS
Path Requirement (ns) Delay (ns) Slack (ns)


Constraint: TS1004

Description: PERIOD:PERIOD_RangeKInstance/ShRegister<0>_MC.Q:0.000 nS
Path Requirement (ns) Delay (ns) Slack (ns)


Constraint: TS1005

Description: PERIOD:PERIOD_FDiv<2>_MC.Q:0.000 nS
Path Requirement (ns) Delay (ns) Slack (ns)


Constraint: TS1006

Description: PERIOD:PERIOD_GoKInstance/ShRegister<3>_MC.Q:0.000 nS
Path Requirement (ns) Delay (ns) Slack (ns)


Constraint: TS1007

Description: PERIOD:PERIOD_GoKInstance/ShRegister<2>_MC.Q:0.000 nS
Path Requirement (ns) Delay (ns) Slack (ns)


Constraint: TS1008

Description: PERIOD:PERIOD_GoKInstance/ShRegister<1>_MC.Q:0.000 nS
Path Requirement (ns) Delay (ns) Slack (ns)


Constraint: TS1009

Description: PERIOD:PERIOD_GoKInstance/ShRegister<0>_MC.Q:0.000 nS
Path Requirement (ns) Delay (ns) Slack (ns)


Constraint: TS1010

Description: PERIOD:PERIOD_F1HzCnt<14>_MC.Q:0.000 nS
Path Requirement (ns) Delay (ns) Slack (ns)


Constraint: TS1011

Description: PERIOD:PERIOD_Clk:0.000 nS
Path Requirement (ns) Delay (ns) Slack (ns)


Constraint: TS1012

Description: PERIOD:PERIOD_FClk_MC.Q:0.000 nS
Path Requirement (ns) Delay (ns) Slack (ns)


Constraint: TS1013

Description: PERIOD:PERIOD_FDiv<3>_MC.Q:0.000 nS
Path Requirement (ns) Delay (ns) Slack (ns)


Constraint: AUTO_TS_F2F

Description: MAXDELAY:FROM:FFS(*):TO:FFS(*):0.000 nS
Path Requirement (ns) Delay (ns) Slack (ns)
F1HzEnable.Q to RunLed.D 0.000 5.000 -5.000
GoKInstance/ShRegister<0>.Q to GoKInstance/ShRegister<1>.D 0.000 5.000 -5.000
GoKInstance/ShRegister<1>.Q to GoKInstance/ShRegister<2>.D 0.000 5.000 -5.000


Constraint: AUTO_TS_P2P

Description: MAXDELAY:FROM:PADS(*):TO:PADS(*):0.000 nS
Path Requirement (ns) Delay (ns) Slack (ns)
Clk to Seg_A 0.000 17.500 -17.500
Clk to Seg_B 0.000 17.500 -17.500
Clk to Seg_C 0.000 17.500 -17.500


Constraint: AUTO_TS_P2F

Description: MAXDELAY:FROM:PADS(*):TO:FFS(*):0.000 nS
Path Requirement (ns) Delay (ns) Slack (ns)
GoKey to GoKInstance/ShRegister<0>.D 0.000 5.100 -5.100
RangeKey to RangeKInstance/ShRegister<0>.D 0.000 5.100 -5.100
Reset to Clr.D 0.000 4.500 -4.500


Constraint: AUTO_TS_F2P

Description: MAXDELAY:FROM:FFS(*):TO:PADS(*):0.000 nS
Path Requirement (ns) Delay (ns) Slack (ns)
HzRange.Q to Seg_A 0.000 8.700 -8.700
HzRange.Q to Seg_B 0.000 8.700 -8.700
HzRange.Q to Seg_C 0.000 8.700 -8.700



Number of constraints not met: 4

Data Sheet Report

Maximum External Clock Speeds

Clock fEXT (MHz) Reason
FInp 238.095 Limited by Cycle Time for FInp
RangeKInstance/ShRegister<3>_MC.Q 83.333 Limited by Clock Pulse Width for RangeKInstance/ShRegister<3>_MC.Q
RangeKInstance/ShRegister<2>_MC.Q 83.333 Limited by Clock Pulse Width for RangeKInstance/ShRegister<2>_MC.Q
RangeKInstance/ShRegister<1>_MC.Q 83.333 Limited by Clock Pulse Width for RangeKInstance/ShRegister<1>_MC.Q
RangeKInstance/ShRegister<0>_MC.Q 83.333 Limited by Clock Pulse Width for RangeKInstance/ShRegister<0>_MC.Q
FDiv<2>_MC.Q 200.000 Limited by Cycle Time for FDiv<2>_MC.Q
GoKInstance/ShRegister<3>_MC.Q 83.333 Limited by Clock Pulse Width for GoKInstance/ShRegister<3>_MC.Q
GoKInstance/ShRegister<2>_MC.Q 83.333 Limited by Clock Pulse Width for GoKInstance/ShRegister<2>_MC.Q
GoKInstance/ShRegister<1>_MC.Q 83.333 Limited by Clock Pulse Width for GoKInstance/ShRegister<1>_MC.Q
GoKInstance/ShRegister<0>_MC.Q 83.333 Limited by Clock Pulse Width for GoKInstance/ShRegister<0>_MC.Q
F1HzCnt<14>_MC.Q 83.333 Limited by Clock Pulse Width for F1HzCnt<14>_MC.Q
Clk 232.558 Limited by Cycle Time for Clk
FClk_MC.Q 212.766 Limited by Cycle Time for FClk_MC.Q
FDiv<3>_MC.Q 212.766 Limited by Cycle Time for FDiv<3>_MC.Q

Setup/Hold Times for Clocks

Setup/Hold Times for Clock FDiv<2>.Q
Source Pad Setup to clk (edge) Hold to clk (edge)
GoKey 1.600 0.000
RangeKey 1.600 0.000

Setup/Hold Times for Clock Clk
Source Pad Setup to clk (edge) Hold to clk (edge)
Reset 2.700 0.000


Clock to Pad Timing

Clock Clk to Pad
Destination Pad Clock (edge) to Pad
Seg_A 17.500
Seg_B 17.500
Seg_C 17.500
Seg_D 17.500
Seg_E 17.500
Seg_F 17.500
Seg_G 17.500
Seg_K 14.500
DSel0 14.200
DSel1 14.200
DSel2 14.200
DSel3 14.200
RunLed 8.000


Clock to Setup Times for Clocks

Clock to Setup for clock FInp
Source Destination Delay
Cnt100000<0>.Q Cnt100000<1>.D 4.200
Cnt100000<0>.Q Cnt100000<3>.D 4.200
Cnt100000<1>.Q Cnt100000<1>.D 4.200
Cnt100000<1>.Q Cnt100000<3>.D 4.200
Cnt100000<2>.Q Cnt100000<1>.D 4.200
Cnt100000<2>.Q Cnt100000<3>.D 4.200
Cnt100000<3>.Q Cnt100000<1>.D 4.200
Cnt100000<3>.Q Cnt100000<3>.D 4.200
Cnt10000<0>.Q Cnt100000<1>.D 4.200
Cnt10000<0>.Q Cnt100000<3>.D 4.200
Cnt10000<0>.Q Cnt10000<1>.D 4.200
Cnt10000<0>.Q Cnt10000<3>.D 4.200
Cnt10000<1>.Q Cnt100000<1>.D 4.200
Cnt10000<1>.Q Cnt100000<3>.D 4.200
Cnt10000<1>.Q Cnt10000<1>.D 4.200
Cnt10000<1>.Q Cnt10000<3>.D 4.200
Cnt10000<2>.Q Cnt100000<1>.D 4.200
Cnt10000<2>.Q Cnt100000<3>.D 4.200
Cnt10000<2>.Q Cnt10000<1>.D 4.200
Cnt10000<2>.Q Cnt10000<3>.D 4.200
Cnt10000<3>.Q Cnt100000<1>.D 4.200
Cnt10000<3>.Q Cnt100000<3>.D 4.200
Cnt10000<3>.Q Cnt10000<1>.D 4.200
Cnt10000<3>.Q Cnt10000<3>.D 4.200
Cnt1000<0>.Q Cnt100000<1>.D 4.200
Cnt1000<0>.Q Cnt100000<3>.D 4.200
Cnt1000<0>.Q Cnt10000<1>.D 4.200
Cnt1000<0>.Q Cnt10000<3>.D 4.200
Cnt1000<0>.Q Cnt1000<1>.D 4.200
Cnt1000<0>.Q Cnt1000<3>.D 4.200
Cnt1000<1>.Q Cnt100000<1>.D 4.200
Cnt1000<1>.Q Cnt100000<3>.D 4.200
Cnt1000<1>.Q Cnt10000<1>.D 4.200
Cnt1000<1>.Q Cnt10000<3>.D 4.200
Cnt1000<1>.Q Cnt1000<1>.D 4.200
Cnt1000<1>.Q Cnt1000<3>.D 4.200
Cnt1000<2>.Q Cnt100000<1>.D 4.200
Cnt1000<2>.Q Cnt100000<3>.D 4.200
Cnt1000<2>.Q Cnt10000<1>.D 4.200
Cnt1000<2>.Q Cnt10000<3>.D 4.200
Cnt1000<2>.Q Cnt1000<1>.D 4.200
Cnt1000<2>.Q Cnt1000<3>.D 4.200
Cnt1000<3>.Q Cnt100000<1>.D 4.200
Cnt1000<3>.Q Cnt100000<3>.D 4.200
Cnt1000<3>.Q Cnt10000<1>.D 4.200
Cnt1000<3>.Q Cnt10000<3>.D 4.200
Cnt1000<3>.Q Cnt1000<1>.D 4.200
Cnt1000<3>.Q Cnt1000<3>.D 4.200
Cnt100<0>.Q Cnt100000<1>.D 4.200
Cnt100<0>.Q Cnt100000<3>.D 4.200
Cnt100<0>.Q Cnt10000<1>.D 4.200
Cnt100<0>.Q Cnt10000<3>.D 4.200
Cnt100<0>.Q Cnt1000<1>.D 4.200
Cnt100<0>.Q Cnt1000<3>.D 4.200
Cnt100<0>.Q Cnt100<1>.D 4.200
Cnt100<0>.Q Cnt100<3>.D 4.200
Cnt100<1>.Q Cnt100000<1>.D 4.200
Cnt100<1>.Q Cnt100000<3>.D 4.200
Cnt100<1>.Q Cnt10000<1>.D 4.200
Cnt100<1>.Q Cnt10000<3>.D 4.200
Cnt100<1>.Q Cnt1000<1>.D 4.200
Cnt100<1>.Q Cnt1000<3>.D 4.200
Cnt100<1>.Q Cnt100<1>.D 4.200
Cnt100<1>.Q Cnt100<3>.D 4.200
Cnt100<2>.Q Cnt100000<1>.D 4.200
Cnt100<2>.Q Cnt100000<3>.D 4.200
Cnt100<2>.Q Cnt10000<1>.D 4.200
Cnt100<2>.Q Cnt10000<3>.D 4.200
Cnt100<2>.Q Cnt1000<1>.D 4.200
Cnt100<2>.Q Cnt1000<3>.D 4.200
Cnt100<2>.Q Cnt100<1>.D 4.200
Cnt100<2>.Q Cnt100<3>.D 4.200
Cnt100<3>.Q Cnt100000<1>.D 4.200
Cnt100<3>.Q Cnt100000<3>.D 4.200
Cnt100<3>.Q Cnt10000<1>.D 4.200
Cnt100<3>.Q Cnt10000<3>.D 4.200
Cnt100<3>.Q Cnt1000<1>.D 4.200
Cnt100<3>.Q Cnt1000<3>.D 4.200
Cnt100<3>.Q Cnt100<1>.D 4.200
Cnt100<3>.Q Cnt100<3>.D 4.200
Cnt10<0>.Q Cnt100000<1>.D 4.200
Cnt10<0>.Q Cnt100000<3>.D 4.200
Cnt10<0>.Q Cnt10000<1>.D 4.200
Cnt10<0>.Q Cnt10000<3>.D 4.200
Cnt10<0>.Q Cnt1000<1>.D 4.200
Cnt10<0>.Q Cnt1000<3>.D 4.200
Cnt10<0>.Q Cnt100<1>.D 4.200
Cnt10<0>.Q Cnt100<3>.D 4.200
Cnt10<0>.Q Cnt10<1>.D 4.200
Cnt10<0>.Q Cnt10<3>.D 4.200
Cnt10<1>.Q Cnt100000<1>.D 4.200
Cnt10<1>.Q Cnt100000<3>.D 4.200
Cnt10<1>.Q Cnt10000<1>.D 4.200
Cnt10<1>.Q Cnt10000<3>.D 4.200
Cnt10<1>.Q Cnt1000<1>.D 4.200
Cnt10<1>.Q Cnt1000<3>.D 4.200
Cnt10<1>.Q Cnt100<1>.D 4.200
Cnt10<1>.Q Cnt100<3>.D 4.200
Cnt10<1>.Q Cnt10<1>.D 4.200
Cnt10<1>.Q Cnt10<3>.D 4.200
Cnt10<2>.Q Cnt100000<1>.D 4.200
Cnt10<2>.Q Cnt100000<3>.D 4.200
Cnt10<2>.Q Cnt10000<1>.D 4.200
Cnt10<2>.Q Cnt10000<3>.D 4.200
Cnt10<2>.Q Cnt1000<1>.D 4.200
Cnt10<2>.Q Cnt1000<3>.D 4.200
Cnt10<2>.Q Cnt100<1>.D 4.200
Cnt10<2>.Q Cnt100<3>.D 4.200
Cnt10<2>.Q Cnt10<1>.D 4.200
Cnt10<2>.Q Cnt10<3>.D 4.200
Cnt10<3>.Q Cnt100000<1>.D 4.200
Cnt10<3>.Q Cnt100000<3>.D 4.200
Cnt10<3>.Q Cnt10000<1>.D 4.200
Cnt10<3>.Q Cnt10000<3>.D 4.200
Cnt10<3>.Q Cnt1000<1>.D 4.200
Cnt10<3>.Q Cnt1000<3>.D 4.200
Cnt10<3>.Q Cnt100<1>.D 4.200
Cnt10<3>.Q Cnt100<3>.D 4.200
Cnt10<3>.Q Cnt10<1>.D 4.200
Cnt10<3>.Q Cnt10<3>.D 4.200
Cnt1<0>.Q Cnt100000<1>.D 4.200
Cnt1<0>.Q Cnt100000<3>.D 4.200
Cnt1<0>.Q Cnt10000<1>.D 4.200
Cnt1<0>.Q Cnt10000<3>.D 4.200
Cnt1<0>.Q Cnt1000<1>.D 4.200
Cnt1<0>.Q Cnt1000<3>.D 4.200
Cnt1<0>.Q Cnt100<1>.D 4.200
Cnt1<0>.Q Cnt100<3>.D 4.200
Cnt1<0>.Q Cnt10<1>.D 4.200
Cnt1<0>.Q Cnt10<3>.D 4.200
Cnt1<0>.Q Cnt1<1>.D 4.200
Cnt1<0>.Q Cnt1<3>.D 4.200
Cnt1<1>.Q Cnt100000<1>.D 4.200
Cnt1<1>.Q Cnt100000<3>.D 4.200
Cnt1<1>.Q Cnt10000<1>.D 4.200
Cnt1<1>.Q Cnt10000<3>.D 4.200
Cnt1<1>.Q Cnt1000<1>.D 4.200
Cnt1<1>.Q Cnt1000<3>.D 4.200
Cnt1<1>.Q Cnt100<1>.D 4.200
Cnt1<1>.Q Cnt100<3>.D 4.200
Cnt1<1>.Q Cnt10<1>.D 4.200
Cnt1<1>.Q Cnt10<3>.D 4.200
Cnt1<1>.Q Cnt1<1>.D 4.200
Cnt1<1>.Q Cnt1<3>.D 4.200
Cnt1<2>.Q Cnt100000<1>.D 4.200
Cnt1<2>.Q Cnt100000<3>.D 4.200
Cnt1<2>.Q Cnt10000<1>.D 4.200
Cnt1<2>.Q Cnt10000<3>.D 4.200
Cnt1<2>.Q Cnt1000<1>.D 4.200
Cnt1<2>.Q Cnt1000<3>.D 4.200
Cnt1<2>.Q Cnt100<1>.D 4.200
Cnt1<2>.Q Cnt100<3>.D 4.200
Cnt1<2>.Q Cnt10<1>.D 4.200
Cnt1<2>.Q Cnt10<3>.D 4.200
Cnt1<2>.Q Cnt1<1>.D 4.200
Cnt1<2>.Q Cnt1<3>.D 4.200
Cnt1<3>.Q Cnt100000<1>.D 4.200
Cnt1<3>.Q Cnt100000<3>.D 4.200
Cnt1<3>.Q Cnt10000<1>.D 4.200
Cnt1<3>.Q Cnt10000<3>.D 4.200
Cnt1<3>.Q Cnt1000<1>.D 4.200
Cnt1<3>.Q Cnt1000<3>.D 4.200
Cnt1<3>.Q Cnt100<1>.D 4.200
Cnt1<3>.Q Cnt100<3>.D 4.200
Cnt1<3>.Q Cnt10<1>.D 4.200
Cnt1<3>.Q Cnt10<3>.D 4.200
Cnt1<3>.Q Cnt1<1>.D 4.200
Cnt1<3>.Q Cnt1<3>.D 4.200
Cnt100000<0>.Q Cnt100000<2>.D 3.900
Cnt100000<1>.Q Cnt100000<2>.D 3.900
Cnt10000<0>.Q Cnt100000<0>.D 3.900
Cnt10000<0>.Q Cnt100000<2>.D 3.900
Cnt10000<0>.Q Cnt10000<2>.D 3.900
Cnt10000<1>.Q Cnt100000<0>.D 3.900
Cnt10000<1>.Q Cnt100000<2>.D 3.900
Cnt10000<1>.Q Cnt10000<2>.D 3.900
Cnt10000<2>.Q Cnt100000<0>.D 3.900
Cnt10000<2>.Q Cnt100000<2>.D 3.900
Cnt10000<3>.Q Cnt100000<0>.D 3.900
Cnt10000<3>.Q Cnt100000<2>.D 3.900
Cnt1000<0>.Q Cnt100000<0>.D 3.900
Cnt1000<0>.Q Cnt100000<2>.D 3.900
Cnt1000<0>.Q Cnt10000<0>.D 3.900
Cnt1000<0>.Q Cnt10000<2>.D 3.900
Cnt1000<0>.Q Cnt1000<2>.D 3.900
Cnt1000<1>.Q Cnt100000<0>.D 3.900
Cnt1000<1>.Q Cnt100000<2>.D 3.900
Cnt1000<1>.Q Cnt10000<0>.D 3.900
Cnt1000<1>.Q Cnt10000<2>.D 3.900
Cnt1000<1>.Q Cnt1000<2>.D 3.900
Cnt1000<2>.Q Cnt100000<0>.D 3.900
Cnt1000<2>.Q Cnt100000<2>.D 3.900
Cnt1000<2>.Q Cnt10000<0>.D 3.900
Cnt1000<2>.Q Cnt10000<2>.D 3.900
Cnt1000<3>.Q Cnt100000<0>.D 3.900
Cnt1000<3>.Q Cnt100000<2>.D 3.900
Cnt1000<3>.Q Cnt10000<0>.D 3.900
Cnt1000<3>.Q Cnt10000<2>.D 3.900
Cnt100<0>.Q Cnt100000<0>.D 3.900
Cnt100<0>.Q Cnt100000<2>.D 3.900
Cnt100<0>.Q Cnt10000<0>.D 3.900
Cnt100<0>.Q Cnt10000<2>.D 3.900
Cnt100<0>.Q Cnt1000<0>.D 3.900
Cnt100<0>.Q Cnt1000<2>.D 3.900
Cnt100<0>.Q Cnt100<2>.D 3.900
Cnt100<1>.Q Cnt100000<0>.D 3.900
Cnt100<1>.Q Cnt100000<2>.D 3.900
Cnt100<1>.Q Cnt10000<0>.D 3.900
Cnt100<1>.Q Cnt10000<2>.D 3.900
Cnt100<1>.Q Cnt1000<0>.D 3.900
Cnt100<1>.Q Cnt1000<2>.D 3.900
Cnt100<1>.Q Cnt100<2>.D 3.900
Cnt100<2>.Q Cnt100000<0>.D 3.900
Cnt100<2>.Q Cnt100000<2>.D 3.900
Cnt100<2>.Q Cnt10000<0>.D 3.900
Cnt100<2>.Q Cnt10000<2>.D 3.900
Cnt100<2>.Q Cnt1000<0>.D 3.900
Cnt100<2>.Q Cnt1000<2>.D 3.900
Cnt100<3>.Q Cnt100000<0>.D 3.900
Cnt100<3>.Q Cnt100000<2>.D 3.900
Cnt100<3>.Q Cnt10000<0>.D 3.900
Cnt100<3>.Q Cnt10000<2>.D 3.900
Cnt100<3>.Q Cnt1000<0>.D 3.900
Cnt100<3>.Q Cnt1000<2>.D 3.900
Cnt10<0>.Q Cnt100000<0>.D 3.900
Cnt10<0>.Q Cnt100000<2>.D 3.900
Cnt10<0>.Q Cnt10000<0>.D 3.900
Cnt10<0>.Q Cnt10000<2>.D 3.900
Cnt10<0>.Q Cnt1000<0>.D 3.900
Cnt10<0>.Q Cnt1000<2>.D 3.900
Cnt10<0>.Q Cnt100<0>.D 3.900
Cnt10<0>.Q Cnt100<2>.D 3.900
Cnt10<0>.Q Cnt10<2>.D 3.900
Cnt10<1>.Q Cnt100000<0>.D 3.900
Cnt10<1>.Q Cnt100000<2>.D 3.900
Cnt10<1>.Q Cnt10000<0>.D 3.900
Cnt10<1>.Q Cnt10000<2>.D 3.900
Cnt10<1>.Q Cnt1000<0>.D 3.900
Cnt10<1>.Q Cnt1000<2>.D 3.900
Cnt10<1>.Q Cnt100<0>.D 3.900
Cnt10<1>.Q Cnt100<2>.D 3.900
Cnt10<1>.Q Cnt10<2>.D 3.900
Cnt10<2>.Q Cnt100000<0>.D 3.900
Cnt10<2>.Q Cnt100000<2>.D 3.900
Cnt10<2>.Q Cnt10000<0>.D 3.900
Cnt10<2>.Q Cnt10000<2>.D 3.900
Cnt10<2>.Q Cnt1000<0>.D 3.900
Cnt10<2>.Q Cnt1000<2>.D 3.900
Cnt10<2>.Q Cnt100<0>.D 3.900
Cnt10<2>.Q Cnt100<2>.D 3.900
Cnt10<3>.Q Cnt100000<0>.D 3.900
Cnt10<3>.Q Cnt100000<2>.D 3.900
Cnt10<3>.Q Cnt10000<0>.D 3.900
Cnt10<3>.Q Cnt10000<2>.D 3.900
Cnt10<3>.Q Cnt1000<0>.D 3.900
Cnt10<3>.Q Cnt1000<2>.D 3.900
Cnt10<3>.Q Cnt100<0>.D 3.900
Cnt10<3>.Q Cnt100<2>.D 3.900
Cnt1<0>.Q Cnt100000<0>.D 3.900
Cnt1<0>.Q Cnt100000<2>.D 3.900
Cnt1<0>.Q Cnt10000<0>.D 3.900
Cnt1<0>.Q Cnt10000<2>.D 3.900
Cnt1<0>.Q Cnt1000<0>.D 3.900
Cnt1<0>.Q Cnt1000<2>.D 3.900
Cnt1<0>.Q Cnt100<0>.D 3.900
Cnt1<0>.Q Cnt100<2>.D 3.900
Cnt1<0>.Q Cnt10<0>.D 3.900
Cnt1<0>.Q Cnt10<2>.D 3.900
Cnt1<0>.Q Cnt1<2>.D 3.900
Cnt1<1>.Q Cnt100000<0>.D 3.900
Cnt1<1>.Q Cnt100000<2>.D 3.900
Cnt1<1>.Q Cnt10000<0>.D 3.900
Cnt1<1>.Q Cnt10000<2>.D 3.900
Cnt1<1>.Q Cnt1000<0>.D 3.900
Cnt1<1>.Q Cnt1000<2>.D 3.900
Cnt1<1>.Q Cnt100<0>.D 3.900
Cnt1<1>.Q Cnt100<2>.D 3.900
Cnt1<1>.Q Cnt10<0>.D 3.900
Cnt1<1>.Q Cnt10<2>.D 3.900
Cnt1<1>.Q Cnt1<2>.D 3.900
Cnt1<2>.Q Cnt100000<0>.D 3.900
Cnt1<2>.Q Cnt100000<2>.D 3.900
Cnt1<2>.Q Cnt10000<0>.D 3.900
Cnt1<2>.Q Cnt10000<2>.D 3.900
Cnt1<2>.Q Cnt1000<0>.D 3.900
Cnt1<2>.Q Cnt1000<2>.D 3.900
Cnt1<2>.Q Cnt100<0>.D 3.900
Cnt1<2>.Q Cnt100<2>.D 3.900
Cnt1<2>.Q Cnt10<0>.D 3.900
Cnt1<2>.Q Cnt10<2>.D 3.900
Cnt1<3>.Q Cnt100000<0>.D 3.900
Cnt1<3>.Q Cnt100000<2>.D 3.900
Cnt1<3>.Q Cnt10000<0>.D 3.900
Cnt1<3>.Q Cnt10000<2>.D 3.900
Cnt1<3>.Q Cnt1000<0>.D 3.900
Cnt1<3>.Q Cnt1000<2>.D 3.900
Cnt1<3>.Q Cnt100<0>.D 3.900
Cnt1<3>.Q Cnt100<2>.D 3.900
Cnt1<3>.Q Cnt10<0>.D 3.900
Cnt1<3>.Q Cnt10<2>.D 3.900

Clock to Setup for clock FDiv<2>.Q
Source Destination Delay
GoKInstance/ShRegister<0>.Q GoKInstance/ShRegister<1>.D 5.000
GoKInstance/ShRegister<1>.Q GoKInstance/ShRegister<2>.D 5.000
GoKInstance/ShRegister<2>.Q GoKInstance/ShRegister<3>.D 4.700
RangeKInstance/ShRegister<0>.Q RangeKInstance/ShRegister<1>.D 4.700
RangeKInstance/ShRegister<1>.Q RangeKInstance/ShRegister<2>.D 4.700
RangeKInstance/ShRegister<2>.Q RangeKInstance/ShRegister<3>.D 4.700

Clock to Setup for clock Clk
Source Destination Delay
MachineState_FFd1.Q R100000<0>.CE 4.300
MachineState_FFd1.Q R100000<1>.CE 4.300
MachineState_FFd1.Q R100000<2>.CE 4.300
MachineState_FFd1.Q R100000<3>.CE 4.300
MachineState_FFd1.Q R10000<0>.CE 4.300
MachineState_FFd1.Q R10000<1>.CE 4.300
MachineState_FFd1.Q R10000<2>.CE 4.300
MachineState_FFd1.Q R10000<3>.CE 4.300
MachineState_FFd1.Q R1000<0>.CE 4.300
MachineState_FFd1.Q R1000<1>.CE 4.300
MachineState_FFd1.Q R1000<2>.CE 4.300
MachineState_FFd1.Q R1000<3>.CE 4.300
MachineState_FFd1.Q R100<0>.CE 4.300
MachineState_FFd1.Q R100<1>.CE 4.300
MachineState_FFd1.Q R100<2>.CE 4.300
MachineState_FFd1.Q R100<3>.CE 4.300
MachineState_FFd1.Q R10<0>.CE 4.300
MachineState_FFd1.Q R10<1>.CE 4.300
MachineState_FFd1.Q R10<2>.CE 4.300
MachineState_FFd1.Q R10<3>.CE 4.300
MachineState_FFd1.Q R1<0>.CE 4.300
MachineState_FFd1.Q R1<1>.CE 4.300
MachineState_FFd1.Q R1<2>.CE 4.300
MachineState_FFd1.Q R1<3>.CE 4.300
MachineState_FFd2.Q R100000<0>.CE 4.300
MachineState_FFd2.Q R100000<1>.CE 4.300
MachineState_FFd2.Q R100000<2>.CE 4.300
MachineState_FFd2.Q R100000<3>.CE 4.300
MachineState_FFd2.Q R10000<0>.CE 4.300
MachineState_FFd2.Q R10000<1>.CE 4.300
MachineState_FFd2.Q R10000<2>.CE 4.300
MachineState_FFd2.Q R10000<3>.CE 4.300
MachineState_FFd2.Q R1000<0>.CE 4.300
MachineState_FFd2.Q R1000<1>.CE 4.300
MachineState_FFd2.Q R1000<2>.CE 4.300
MachineState_FFd2.Q R1000<3>.CE 4.300
MachineState_FFd2.Q R100<0>.CE 4.300
MachineState_FFd2.Q R100<1>.CE 4.300
MachineState_FFd2.Q R100<2>.CE 4.300
MachineState_FFd2.Q R100<3>.CE 4.300
MachineState_FFd2.Q R10<0>.CE 4.300
MachineState_FFd2.Q R10<1>.CE 4.300
MachineState_FFd2.Q R10<2>.CE 4.300
MachineState_FFd2.Q R10<3>.CE 4.300
MachineState_FFd2.Q R1<0>.CE 4.300
MachineState_FFd2.Q R1<1>.CE 4.300
MachineState_FFd2.Q R1<2>.CE 4.300
MachineState_FFd2.Q R1<3>.CE 4.300
Clr.Q Clr.D 4.200
F1HzEnable.Q F1HzEnable.D 4.200
MachineState_FFd1.Q Clr.D 4.200
MachineState_FFd1.Q F1HzEnable.D 4.200
MachineState_FFd1.Q MachineState_FFd1.D 4.200
MachineState_FFd1.Q MachineState_FFd2.D 4.200
MachineState_FFd1.Q MachineState_FFd3.D 4.200
MachineState_FFd2.Q Clr.D 4.200
MachineState_FFd2.Q F1HzEnable.D 4.200
MachineState_FFd2.Q MachineState_FFd1.D 4.200
MachineState_FFd2.Q MachineState_FFd2.D 4.200
MachineState_FFd2.Q MachineState_FFd3.D 4.200
MachineState_FFd3.Q Clr.D 4.200
MachineState_FFd3.Q F1HzEnable.D 4.200
MachineState_FFd3.Q MachineState_FFd1.D 4.200
MachineState_FFd3.Q MachineState_FFd2.D 4.200
MachineState_FFd3.Q MachineState_FFd3.D 4.200
F1HzCnt<0>.Q F1HzCnt<10>.D 3.900
F1HzCnt<0>.Q F1HzCnt<11>.D 3.900
F1HzCnt<0>.Q F1HzCnt<12>.D 3.900
F1HzCnt<0>.Q F1HzCnt<13>.D 3.900
F1HzCnt<0>.Q F1HzCnt<14>.D 3.900
F1HzCnt<0>.Q F1HzCnt<1>.D 3.900
F1HzCnt<0>.Q F1HzCnt<2>.D 3.900
F1HzCnt<0>.Q F1HzCnt<3>.D 3.900
F1HzCnt<0>.Q F1HzCnt<4>.D 3.900
F1HzCnt<0>.Q F1HzCnt<5>.D 3.900
F1HzCnt<0>.Q F1HzCnt<6>.D 3.900
F1HzCnt<0>.Q F1HzCnt<7>.D 3.900
F1HzCnt<0>.Q F1HzCnt<8>.D 3.900
F1HzCnt<0>.Q F1HzCnt<9>.D 3.900
F1HzCnt<10>.Q F1HzCnt<11>.D 3.900
F1HzCnt<10>.Q F1HzCnt<12>.D 3.900
F1HzCnt<10>.Q F1HzCnt<13>.D 3.900
F1HzCnt<10>.Q F1HzCnt<14>.D 3.900
F1HzCnt<11>.Q F1HzCnt<12>.D 3.900
F1HzCnt<11>.Q F1HzCnt<13>.D 3.900
F1HzCnt<11>.Q F1HzCnt<14>.D 3.900
F1HzCnt<12>.Q F1HzCnt<13>.D 3.900
F1HzCnt<12>.Q F1HzCnt<14>.D 3.900
F1HzCnt<13>.Q F1HzCnt<14>.D 3.900
F1HzCnt<1>.Q F1HzCnt<10>.D 3.900
F1HzCnt<1>.Q F1HzCnt<11>.D 3.900
F1HzCnt<1>.Q F1HzCnt<12>.D 3.900
F1HzCnt<1>.Q F1HzCnt<13>.D 3.900
F1HzCnt<1>.Q F1HzCnt<14>.D 3.900
F1HzCnt<1>.Q F1HzCnt<2>.D 3.900
F1HzCnt<1>.Q F1HzCnt<3>.D 3.900
F1HzCnt<1>.Q F1HzCnt<4>.D 3.900
F1HzCnt<1>.Q F1HzCnt<5>.D 3.900
F1HzCnt<1>.Q F1HzCnt<6>.D 3.900
F1HzCnt<1>.Q F1HzCnt<7>.D 3.900
F1HzCnt<1>.Q F1HzCnt<8>.D 3.900
F1HzCnt<1>.Q F1HzCnt<9>.D 3.900
F1HzCnt<2>.Q F1HzCnt<10>.D 3.900
F1HzCnt<2>.Q F1HzCnt<11>.D 3.900
F1HzCnt<2>.Q F1HzCnt<12>.D 3.900
F1HzCnt<2>.Q F1HzCnt<13>.D 3.900
F1HzCnt<2>.Q F1HzCnt<14>.D 3.900
F1HzCnt<2>.Q F1HzCnt<3>.D 3.900
F1HzCnt<2>.Q F1HzCnt<4>.D 3.900
F1HzCnt<2>.Q F1HzCnt<5>.D 3.900
F1HzCnt<2>.Q F1HzCnt<6>.D 3.900
F1HzCnt<2>.Q F1HzCnt<7>.D 3.900
F1HzCnt<2>.Q F1HzCnt<8>.D 3.900
F1HzCnt<2>.Q F1HzCnt<9>.D 3.900
F1HzCnt<3>.Q F1HzCnt<10>.D 3.900
F1HzCnt<3>.Q F1HzCnt<11>.D 3.900
F1HzCnt<3>.Q F1HzCnt<12>.D 3.900
F1HzCnt<3>.Q F1HzCnt<13>.D 3.900
F1HzCnt<3>.Q F1HzCnt<14>.D 3.900
F1HzCnt<3>.Q F1HzCnt<4>.D 3.900
F1HzCnt<3>.Q F1HzCnt<5>.D 3.900
F1HzCnt<3>.Q F1HzCnt<6>.D 3.900
F1HzCnt<3>.Q F1HzCnt<7>.D 3.900
F1HzCnt<3>.Q F1HzCnt<8>.D 3.900
F1HzCnt<3>.Q F1HzCnt<9>.D 3.900
F1HzCnt<4>.Q F1HzCnt<10>.D 3.900
F1HzCnt<4>.Q F1HzCnt<11>.D 3.900
F1HzCnt<4>.Q F1HzCnt<12>.D 3.900
F1HzCnt<4>.Q F1HzCnt<13>.D 3.900
F1HzCnt<4>.Q F1HzCnt<14>.D 3.900
F1HzCnt<4>.Q F1HzCnt<5>.D 3.900
F1HzCnt<4>.Q F1HzCnt<6>.D 3.900
F1HzCnt<4>.Q F1HzCnt<7>.D 3.900
F1HzCnt<4>.Q F1HzCnt<8>.D 3.900
F1HzCnt<4>.Q F1HzCnt<9>.D 3.900
F1HzCnt<5>.Q F1HzCnt<10>.D 3.900
F1HzCnt<5>.Q F1HzCnt<11>.D 3.900
F1HzCnt<5>.Q F1HzCnt<12>.D 3.900
F1HzCnt<5>.Q F1HzCnt<13>.D 3.900
F1HzCnt<5>.Q F1HzCnt<14>.D 3.900
F1HzCnt<5>.Q F1HzCnt<6>.D 3.900
F1HzCnt<5>.Q F1HzCnt<7>.D 3.900
F1HzCnt<5>.Q F1HzCnt<8>.D 3.900
F1HzCnt<5>.Q F1HzCnt<9>.D 3.900
F1HzCnt<6>.Q F1HzCnt<10>.D 3.900
F1HzCnt<6>.Q F1HzCnt<11>.D 3.900
F1HzCnt<6>.Q F1HzCnt<12>.D 3.900
F1HzCnt<6>.Q F1HzCnt<13>.D 3.900
F1HzCnt<6>.Q F1HzCnt<14>.D 3.900
F1HzCnt<6>.Q F1HzCnt<7>.D 3.900
F1HzCnt<6>.Q F1HzCnt<8>.D 3.900
F1HzCnt<6>.Q F1HzCnt<9>.D 3.900
F1HzCnt<7>.Q F1HzCnt<10>.D 3.900
F1HzCnt<7>.Q F1HzCnt<11>.D 3.900
F1HzCnt<7>.Q F1HzCnt<12>.D 3.900
F1HzCnt<7>.Q F1HzCnt<13>.D 3.900
F1HzCnt<7>.Q F1HzCnt<14>.D 3.900
F1HzCnt<7>.Q F1HzCnt<8>.D 3.900
F1HzCnt<7>.Q F1HzCnt<9>.D 3.900
F1HzCnt<8>.Q F1HzCnt<10>.D 3.900
F1HzCnt<8>.Q F1HzCnt<11>.D 3.900
F1HzCnt<8>.Q F1HzCnt<12>.D 3.900
F1HzCnt<8>.Q F1HzCnt<13>.D 3.900
F1HzCnt<8>.Q F1HzCnt<14>.D 3.900
F1HzCnt<8>.Q F1HzCnt<9>.D 3.900
F1HzCnt<9>.Q F1HzCnt<10>.D 3.900
F1HzCnt<9>.Q F1HzCnt<11>.D 3.900
F1HzCnt<9>.Q F1HzCnt<12>.D 3.900
F1HzCnt<9>.Q F1HzCnt<13>.D 3.900
F1HzCnt<9>.Q F1HzCnt<14>.D 3.900
F1HzEnable.Q F1HzCnt<0>.D 3.900
F1HzEnable.Q F1HzCnt<10>.D 3.900
F1HzEnable.Q F1HzCnt<11>.D 3.900
F1HzEnable.Q F1HzCnt<12>.D 3.900
F1HzEnable.Q F1HzCnt<13>.D 3.900
F1HzEnable.Q F1HzCnt<14>.D 3.900
F1HzEnable.Q F1HzCnt<1>.D 3.900
F1HzEnable.Q F1HzCnt<2>.D 3.900
F1HzEnable.Q F1HzCnt<3>.D 3.900
F1HzEnable.Q F1HzCnt<4>.D 3.900
F1HzEnable.Q F1HzCnt<5>.D 3.900
F1HzEnable.Q F1HzCnt<6>.D 3.900
F1HzEnable.Q F1HzCnt<7>.D 3.900
F1HzEnable.Q F1HzCnt<8>.D 3.900
F1HzEnable.Q F1HzCnt<9>.D 3.900
FDivInstance/FDivCnt<0>.Q FClk.D 3.900
FDivInstance/FDivCnt<0>.Q FDivInstance/FDivCnt<1>.D 3.900
FDivInstance/FDivCnt<1>.Q FClk.D 3.900
MachineState_FFd1.Q HzRange.D 3.900
MachineState_FFd2.Q HzRange.D 3.900
MachineState_FFd3.Q HzRange.D 3.900

Clock to Setup for clock FClk.Q
Source Destination Delay
FDiv<0>.Q FDiv<1>.D 4.700
FDiv<0>.Q FDiv<2>.D 4.700
FDiv<0>.Q FDiv<3>.D 4.700
FDiv<1>.Q FDiv<2>.D 4.700
FDiv<1>.Q FDiv<3>.D 4.700
FDiv<2>.Q FDiv<3>.D 4.700

Clock to Setup for clock FDiv<3>.Q
Source Destination Delay
MuxDisplInstance/SelCnt<0>.Q MuxDisplInstance/SelCnt<1>.D 4.700


Pad to Pad List

Source Pad Destination Pad Delay



Number of paths analyzed: 779
Number of Timing errors: 779
Analysis Completed: Fri Aug 14 22:39:47 2009