Design Name | ARepKey |
Device, Speed (SpeedFile Version) | XC2C256, -6 (14.0 Advance Product Specification) |
Date Created | Tue Apr 14 00:27:04 2009 |
Created By | Timing Report Generator: version J.36 |
Copyright | Copyright (c) 1995-2007 Xilinx, Inc. All rights reserved. |
Notes and Warnings |
---|
Note: This design contains no timing constraints. |
Note: A default set of constraints using a delay of 0.000ns will be used for analysis. |
Performance Summary | |
---|---|
Min. Clock Period | 12.000 ns. |
Max. Clock Frequency (fSYSTEM) | 83.333 MHz. |
Limited by Clock Pulse Width for FDiv<5>_MC.Q | |
Clock to Setup (tCYC) | 5.000 ns. |
Setup to Clock at the Pad (tSU) | 2.700 ns. |
Clock Pad to Output Pad Delay (tCO) | 20.200 ns. |
Constraint Name | Requirement (ns) | Delay (ns) | Paths | Paths Failing |
---|---|---|---|---|
TS1000 | 0.0 | 0.0 | 0 | 0 |
TS1001 | 0.0 | 0.0 | 0 | 0 |
TS1002 | 0.0 | 0.0 | 0 | 0 |
TS1003 | 0.0 | 0.0 | 0 | 0 |
TS1004 | 0.0 | 0.0 | 0 | 0 |
AUTO_TS_F2F | 0.0 | 5.0 | 245 | 245 |
AUTO_TS_P2P | 0.0 | 20.2 | 11 | 11 |
AUTO_TS_P2F | 0.0 | 4.5 | 7 | 7 |
AUTO_TS_F2P | 0.0 | 11.4 | 134 | 134 |
Path | Requirement (ns) | Delay (ns) | Slack (ns) |
---|
Path | Requirement (ns) | Delay (ns) | Slack (ns) |
---|
Path | Requirement (ns) | Delay (ns) | Slack (ns) |
---|
Path | Requirement (ns) | Delay (ns) | Slack (ns) |
---|
Path | Requirement (ns) | Delay (ns) | Slack (ns) |
---|
Path | Requirement (ns) | Delay (ns) | Slack (ns) |
---|---|---|---|
Cnt1000<0>.Q to Cnt1000<1>.D | 0.000 | 5.000 | -5.000 |
Cnt1000<0>.Q to Cnt1000<3>.D | 0.000 | 5.000 | -5.000 |
Cnt1000<1>.Q to Cnt1000<1>.D | 0.000 | 5.000 | -5.000 |
Path | Requirement (ns) | Delay (ns) | Slack (ns) |
---|---|---|---|
Clk to Seg_A | 0.000 | 20.200 | -20.200 |
Clk to Seg_B | 0.000 | 20.200 | -20.200 |
Clk to Seg_C | 0.000 | 20.200 | -20.200 |
Path | Requirement (ns) | Delay (ns) | Slack (ns) |
---|---|---|---|
KeyIn to AutomatState_FFd1.D | 0.000 | 4.500 | -4.500 |
KeyIn to AutomatState_FFd3.D | 0.000 | 4.500 | -4.500 |
KeyIn to AutomatState_FFd4.D | 0.000 | 4.500 | -4.500 |
Path | Requirement (ns) | Delay (ns) | Slack (ns) |
---|---|---|---|
MuxDisplInstance/SelCnt<0>.Q to Seg_A | 0.000 | 11.400 | -11.400 |
MuxDisplInstance/SelCnt<0>.Q to Seg_B | 0.000 | 11.400 | -11.400 |
MuxDisplInstance/SelCnt<0>.Q to Seg_C | 0.000 | 11.400 | -11.400 |
Clock | fEXT (MHz) | Reason |
---|---|---|
FDiv<5>_MC.Q | 83.333 | Limited by Clock Pulse Width for FDiv<5>_MC.Q |
CntClk_MC.Q | 200.000 | Limited by Cycle Time for CntClk_MC.Q |
Clk | 238.095 | Limited by Cycle Time for Clk |
FClk_MC.Q | 212.766 | Limited by Cycle Time for FClk_MC.Q |
FDiv<2>_MC.Q | 83.333 | Limited by Clock Pulse Width for FDiv<2>_MC.Q |
Source Pad | Setup to clk (edge) | Hold to clk (edge) |
---|---|---|
KeyIn | 2.700 | 0.000 |
Reset | 2.700 | 0.000 |
Destination Pad | Clock (edge) to Pad |
---|---|
Seg_A | 20.200 |
Seg_B | 20.200 |
Seg_C | 20.200 |
Seg_D | 20.200 |
Seg_E | 20.200 |
Seg_F | 20.200 |
Seg_G | 20.200 |
DSel0 | 14.200 |
DSel1 | 14.200 |
DSel2 | 14.200 |
DSel3 | 14.200 |
Source | Destination | Delay |
---|---|---|
DelayCnt<0>.Q | DelayCnt<1>.D | 5.000 |
DelayCnt<0>.Q | DelayCnt<2>.D | 5.000 |
DelayCnt<1>.Q | DelayCnt<2>.D | 5.000 |
DelayCnt<0>.Q | DelayCnt<3>.D | 4.700 |
DelayCnt<0>.Q | DelayCnt<4>.D | 4.700 |
DelayCnt<1>.Q | DelayCnt<3>.D | 4.700 |
DelayCnt<1>.Q | DelayCnt<4>.D | 4.700 |
DelayCnt<2>.Q | DelayCnt<3>.D | 4.700 |
DelayCnt<2>.Q | DelayCnt<4>.D | 4.700 |
DelayCnt<3>.Q | DelayCnt<4>.D | 4.700 |
Source | Destination | Delay |
---|---|---|
Cnt1000<0>.Q | Cnt1000<1>.D | 5.000 |
Cnt1000<0>.Q | Cnt1000<3>.D | 5.000 |
Cnt1000<1>.Q | Cnt1000<1>.D | 5.000 |
Cnt1000<1>.Q | Cnt1000<3>.D | 5.000 |
Cnt1000<2>.Q | Cnt1000<1>.D | 5.000 |
Cnt1000<2>.Q | Cnt1000<3>.D | 5.000 |
Cnt1000<3>.Q | Cnt1000<1>.D | 5.000 |
Cnt1000<3>.Q | Cnt1000<3>.D | 5.000 |
Cnt100<0>.Q | Cnt1000<1>.D | 5.000 |
Cnt100<0>.Q | Cnt1000<3>.D | 5.000 |
Cnt100<0>.Q | Cnt100<1>.D | 5.000 |
Cnt100<0>.Q | Cnt100<3>.D | 5.000 |
Cnt100<1>.Q | Cnt1000<1>.D | 5.000 |
Cnt100<1>.Q | Cnt1000<3>.D | 5.000 |
Cnt100<1>.Q | Cnt100<1>.D | 5.000 |
Cnt100<1>.Q | Cnt100<3>.D | 5.000 |
Cnt100<2>.Q | Cnt1000<1>.D | 5.000 |
Cnt100<2>.Q | Cnt1000<3>.D | 5.000 |
Cnt100<2>.Q | Cnt100<1>.D | 5.000 |
Cnt100<2>.Q | Cnt100<3>.D | 5.000 |
Cnt100<3>.Q | Cnt1000<1>.D | 5.000 |
Cnt100<3>.Q | Cnt1000<3>.D | 5.000 |
Cnt100<3>.Q | Cnt100<1>.D | 5.000 |
Cnt100<3>.Q | Cnt100<3>.D | 5.000 |
Cnt10<0>.Q | Cnt1000<1>.D | 5.000 |
Cnt10<0>.Q | Cnt1000<3>.D | 5.000 |
Cnt10<0>.Q | Cnt100<1>.D | 5.000 |
Cnt10<0>.Q | Cnt100<3>.D | 5.000 |
Cnt10<0>.Q | Cnt10<1>.D | 5.000 |
Cnt10<0>.Q | Cnt10<3>.D | 5.000 |
Cnt10<1>.Q | Cnt1000<1>.D | 5.000 |
Cnt10<1>.Q | Cnt1000<3>.D | 5.000 |
Cnt10<1>.Q | Cnt100<1>.D | 5.000 |
Cnt10<1>.Q | Cnt100<3>.D | 5.000 |
Cnt10<1>.Q | Cnt10<1>.D | 5.000 |
Cnt10<1>.Q | Cnt10<3>.D | 5.000 |
Cnt10<2>.Q | Cnt1000<1>.D | 5.000 |
Cnt10<2>.Q | Cnt1000<3>.D | 5.000 |
Cnt10<2>.Q | Cnt100<1>.D | 5.000 |
Cnt10<2>.Q | Cnt100<3>.D | 5.000 |
Cnt10<2>.Q | Cnt10<1>.D | 5.000 |
Cnt10<2>.Q | Cnt10<3>.D | 5.000 |
Cnt10<3>.Q | Cnt1000<1>.D | 5.000 |
Cnt10<3>.Q | Cnt1000<3>.D | 5.000 |
Cnt10<3>.Q | Cnt100<1>.D | 5.000 |
Cnt10<3>.Q | Cnt100<3>.D | 5.000 |
Cnt10<3>.Q | Cnt10<1>.D | 5.000 |
Cnt10<3>.Q | Cnt10<3>.D | 5.000 |
Cnt1<0>.Q | Cnt1000<1>.D | 5.000 |
Cnt1<0>.Q | Cnt1000<3>.D | 5.000 |
Cnt1<0>.Q | Cnt100<1>.D | 5.000 |
Cnt1<0>.Q | Cnt100<3>.D | 5.000 |
Cnt1<0>.Q | Cnt10<1>.D | 5.000 |
Cnt1<0>.Q | Cnt10<3>.D | 5.000 |
Cnt1<0>.Q | Cnt1<1>.D | 5.000 |
Cnt1<0>.Q | Cnt1<3>.D | 5.000 |
Cnt1<1>.Q | Cnt1000<1>.D | 5.000 |
Cnt1<1>.Q | Cnt1000<3>.D | 5.000 |
Cnt1<1>.Q | Cnt100<1>.D | 5.000 |
Cnt1<1>.Q | Cnt100<3>.D | 5.000 |
Cnt1<1>.Q | Cnt10<1>.D | 5.000 |
Cnt1<1>.Q | Cnt10<3>.D | 5.000 |
Cnt1<1>.Q | Cnt1<1>.D | 5.000 |
Cnt1<1>.Q | Cnt1<3>.D | 5.000 |
Cnt1<2>.Q | Cnt1000<1>.D | 5.000 |
Cnt1<2>.Q | Cnt1000<3>.D | 5.000 |
Cnt1<2>.Q | Cnt100<1>.D | 5.000 |
Cnt1<2>.Q | Cnt100<3>.D | 5.000 |
Cnt1<2>.Q | Cnt10<1>.D | 5.000 |
Cnt1<2>.Q | Cnt10<3>.D | 5.000 |
Cnt1<2>.Q | Cnt1<1>.D | 5.000 |
Cnt1<2>.Q | Cnt1<3>.D | 5.000 |
Cnt1<3>.Q | Cnt1000<1>.D | 5.000 |
Cnt1<3>.Q | Cnt1000<3>.D | 5.000 |
Cnt1<3>.Q | Cnt100<1>.D | 5.000 |
Cnt1<3>.Q | Cnt100<3>.D | 5.000 |
Cnt1<3>.Q | Cnt10<1>.D | 5.000 |
Cnt1<3>.Q | Cnt10<3>.D | 5.000 |
Cnt1<3>.Q | Cnt1<1>.D | 5.000 |
Cnt1<3>.Q | Cnt1<3>.D | 5.000 |
Cnt1000<0>.Q | Cnt1000<2>.D | 4.700 |
Cnt1000<1>.Q | Cnt1000<2>.D | 4.700 |
Cnt100<0>.Q | Cnt1000<0>.D | 4.700 |
Cnt100<0>.Q | Cnt1000<2>.D | 4.700 |
Cnt100<0>.Q | Cnt100<2>.D | 4.700 |
Cnt100<1>.Q | Cnt1000<0>.D | 4.700 |
Cnt100<1>.Q | Cnt1000<2>.D | 4.700 |
Cnt100<1>.Q | Cnt100<2>.D | 4.700 |
Cnt100<2>.Q | Cnt1000<0>.D | 4.700 |
Cnt100<2>.Q | Cnt1000<2>.D | 4.700 |
Cnt100<3>.Q | Cnt1000<0>.D | 4.700 |
Cnt100<3>.Q | Cnt1000<2>.D | 4.700 |
Cnt10<0>.Q | Cnt1000<0>.D | 4.700 |
Cnt10<0>.Q | Cnt1000<2>.D | 4.700 |
Cnt10<0>.Q | Cnt100<0>.D | 4.700 |
Cnt10<0>.Q | Cnt100<2>.D | 4.700 |
Cnt10<0>.Q | Cnt10<2>.D | 4.700 |
Cnt10<1>.Q | Cnt1000<0>.D | 4.700 |
Cnt10<1>.Q | Cnt1000<2>.D | 4.700 |
Cnt10<1>.Q | Cnt100<0>.D | 4.700 |
Cnt10<1>.Q | Cnt100<2>.D | 4.700 |
Cnt10<1>.Q | Cnt10<2>.D | 4.700 |
Cnt10<2>.Q | Cnt1000<0>.D | 4.700 |
Cnt10<2>.Q | Cnt1000<2>.D | 4.700 |
Cnt10<2>.Q | Cnt100<0>.D | 4.700 |
Cnt10<2>.Q | Cnt100<2>.D | 4.700 |
Cnt10<3>.Q | Cnt1000<0>.D | 4.700 |
Cnt10<3>.Q | Cnt1000<2>.D | 4.700 |
Cnt10<3>.Q | Cnt100<0>.D | 4.700 |
Cnt10<3>.Q | Cnt100<2>.D | 4.700 |
Cnt1<0>.Q | Cnt1000<0>.D | 4.700 |
Cnt1<0>.Q | Cnt1000<2>.D | 4.700 |
Cnt1<0>.Q | Cnt100<0>.D | 4.700 |
Cnt1<0>.Q | Cnt100<2>.D | 4.700 |
Cnt1<0>.Q | Cnt10<0>.D | 4.700 |
Cnt1<0>.Q | Cnt10<2>.D | 4.700 |
Cnt1<0>.Q | Cnt1<2>.D | 4.700 |
Cnt1<1>.Q | Cnt1000<0>.D | 4.700 |
Cnt1<1>.Q | Cnt1000<2>.D | 4.700 |
Cnt1<1>.Q | Cnt100<0>.D | 4.700 |
Cnt1<1>.Q | Cnt100<2>.D | 4.700 |
Cnt1<1>.Q | Cnt10<0>.D | 4.700 |
Cnt1<1>.Q | Cnt10<2>.D | 4.700 |
Cnt1<1>.Q | Cnt1<2>.D | 4.700 |
Cnt1<2>.Q | Cnt1000<0>.D | 4.700 |
Cnt1<2>.Q | Cnt1000<2>.D | 4.700 |
Cnt1<2>.Q | Cnt100<0>.D | 4.700 |
Cnt1<2>.Q | Cnt100<2>.D | 4.700 |
Cnt1<2>.Q | Cnt10<0>.D | 4.700 |
Cnt1<2>.Q | Cnt10<2>.D | 4.700 |
Cnt1<3>.Q | Cnt1000<0>.D | 4.700 |
Cnt1<3>.Q | Cnt1000<2>.D | 4.700 |
Cnt1<3>.Q | Cnt100<0>.D | 4.700 |
Cnt1<3>.Q | Cnt100<2>.D | 4.700 |
Cnt1<3>.Q | Cnt10<0>.D | 4.700 |
Cnt1<3>.Q | Cnt10<2>.D | 4.700 |
Source | Destination | Delay |
---|---|---|
AutomatState_FFd1.Q | AutomatState_FFd1.D | 4.200 |
AutomatState_FFd1.Q | AutomatState_FFd2.D | 4.200 |
AutomatState_FFd1.Q | AutomatState_FFd3.D | 4.200 |
AutomatState_FFd1.Q | AutomatState_FFd4.D | 4.200 |
AutomatState_FFd1.Q | DelayCntClear.D | 4.200 |
AutomatState_FFd1.Q | DelayCntEnable.D | 4.200 |
AutomatState_FFd2.Q | AutomatState_FFd1.D | 4.200 |
AutomatState_FFd2.Q | AutomatState_FFd2.D | 4.200 |
AutomatState_FFd2.Q | AutomatState_FFd3.D | 4.200 |
AutomatState_FFd2.Q | AutomatState_FFd4.D | 4.200 |
AutomatState_FFd2.Q | CntClk.D | 4.200 |
AutomatState_FFd2.Q | DelayCntClear.D | 4.200 |
AutomatState_FFd2.Q | DelayCntEnable.D | 4.200 |
AutomatState_FFd3.Q | AutomatState_FFd1.D | 4.200 |
AutomatState_FFd3.Q | AutomatState_FFd2.D | 4.200 |
AutomatState_FFd3.Q | AutomatState_FFd3.D | 4.200 |
AutomatState_FFd3.Q | AutomatState_FFd4.D | 4.200 |
AutomatState_FFd3.Q | CntClk.D | 4.200 |
AutomatState_FFd3.Q | DelayCntClear.D | 4.200 |
AutomatState_FFd3.Q | DelayCntEnable.D | 4.200 |
AutomatState_FFd4.Q | AutomatState_FFd1.D | 4.200 |
AutomatState_FFd4.Q | AutomatState_FFd2.D | 4.200 |
AutomatState_FFd4.Q | AutomatState_FFd3.D | 4.200 |
AutomatState_FFd4.Q | AutomatState_FFd4.D | 4.200 |
AutomatState_FFd4.Q | CntClk.D | 4.200 |
AutomatState_FFd4.Q | DelayCntClear.D | 4.200 |
AutomatState_FFd4.Q | DelayCntEnable.D | 4.200 |
CntClk.Q | CntClk.D | 4.200 |
DelayCntClear.Q | DelayCntClear.D | 4.200 |
DelayCntEnable.Q | DelayCntEnable.D | 4.200 |
FDivInstance/FDivCnt<0>.Q | FClk.D | 3.900 |
FDivInstance/FDivCnt<0>.Q | FDivInstance/FDivCnt<1>.D | 3.900 |
FDivInstance/FDivCnt<0>.Q | FDivInstance/FDivCnt<2>.D | 3.900 |
FDivInstance/FDivCnt<0>.Q | FDivInstance/FDivCnt<3>.D | 3.900 |
FDivInstance/FDivCnt<0>.Q | FDivInstance/FDivCnt<4>.D | 3.900 |
FDivInstance/FDivCnt<0>.Q | FDivInstance/FDivCnt<5>.D | 3.900 |
FDivInstance/FDivCnt<0>.Q | FDivInstance/FDivCnt<6>.D | 3.900 |
FDivInstance/FDivCnt<1>.Q | FClk.D | 3.900 |
FDivInstance/FDivCnt<1>.Q | FDivInstance/FDivCnt<2>.D | 3.900 |
FDivInstance/FDivCnt<1>.Q | FDivInstance/FDivCnt<3>.D | 3.900 |
FDivInstance/FDivCnt<1>.Q | FDivInstance/FDivCnt<4>.D | 3.900 |
FDivInstance/FDivCnt<1>.Q | FDivInstance/FDivCnt<5>.D | 3.900 |
FDivInstance/FDivCnt<1>.Q | FDivInstance/FDivCnt<6>.D | 3.900 |
FDivInstance/FDivCnt<2>.Q | FClk.D | 3.900 |
FDivInstance/FDivCnt<2>.Q | FDivInstance/FDivCnt<3>.D | 3.900 |
FDivInstance/FDivCnt<2>.Q | FDivInstance/FDivCnt<4>.D | 3.900 |
FDivInstance/FDivCnt<2>.Q | FDivInstance/FDivCnt<5>.D | 3.900 |
FDivInstance/FDivCnt<2>.Q | FDivInstance/FDivCnt<6>.D | 3.900 |
FDivInstance/FDivCnt<3>.Q | FClk.D | 3.900 |
FDivInstance/FDivCnt<3>.Q | FDivInstance/FDivCnt<4>.D | 3.900 |
FDivInstance/FDivCnt<3>.Q | FDivInstance/FDivCnt<5>.D | 3.900 |
FDivInstance/FDivCnt<3>.Q | FDivInstance/FDivCnt<6>.D | 3.900 |
FDivInstance/FDivCnt<4>.Q | FClk.D | 3.900 |
FDivInstance/FDivCnt<4>.Q | FDivInstance/FDivCnt<5>.D | 3.900 |
FDivInstance/FDivCnt<4>.Q | FDivInstance/FDivCnt<6>.D | 3.900 |
FDivInstance/FDivCnt<5>.Q | FClk.D | 3.900 |
FDivInstance/FDivCnt<5>.Q | FDivInstance/FDivCnt<6>.D | 3.900 |
FDivInstance/FDivCnt<6>.Q | FClk.D | 3.900 |
Source | Destination | Delay |
---|---|---|
FDiv<0>.Q | FDiv<1>.D | 4.700 |
FDiv<0>.Q | FDiv<2>.D | 4.700 |
FDiv<0>.Q | FDiv<3>.D | 4.700 |
FDiv<0>.Q | FDiv<4>.D | 4.700 |
FDiv<0>.Q | FDiv<5>.D | 4.700 |
FDiv<1>.Q | FDiv<2>.D | 4.700 |
FDiv<1>.Q | FDiv<3>.D | 4.700 |
FDiv<1>.Q | FDiv<4>.D | 4.700 |
FDiv<1>.Q | FDiv<5>.D | 4.700 |
FDiv<2>.Q | FDiv<3>.D | 4.700 |
FDiv<2>.Q | FDiv<4>.D | 4.700 |
FDiv<2>.Q | FDiv<5>.D | 4.700 |
FDiv<3>.Q | FDiv<4>.D | 4.700 |
FDiv<3>.Q | FDiv<5>.D | 4.700 |
FDiv<4>.Q | FDiv<5>.D | 4.700 |
Source | Destination | Delay |
---|---|---|
MuxDisplInstance/SelCnt<0>.Q | MuxDisplInstance/SelCnt<1>.D | 5.000 |
Source Pad | Destination Pad | Delay |
---|